Multiplexer Dan Demultiplexer

Multiplexer Dan Demultiplexer 
Multiplexer mampu didefinisikan selaku suatu rangkaian logika yang mampu mendapatkan beberapa saluran data input yang terdiri dari 1 bit/lebih secara paralel dan pada outputnya cuma dilewatkan salah satu kanal data yang terpilih. Saluran data input yang terpilih diatur oleh beberapa akses control yang sering disebut selaku terusan pemilih (input select). Jumlah susukan control berhubungan dekat dengan jumlah akses data input yang mau dikelola. Multiplekser sering juga disebut dengan selector data. Diagram suatu multiplekser secara umum :
teladan multiplekser 8 akses 1 bit :
Contoh soal :
1. Rancanglah sebuah MUX 2 susukan 1 bit.
Jawab :
Tabel kebenaran MUX 2 susukan 1 bit
Rangkaian dalam MUX 2 jalan masuk 1 bit
2. Rancanglah MUX 8 kanal 1 bit.
Jawab :
Tabel kebenaran MUX 8 susukan 1 bit
Rangkaian dalam MUX 8 akses 1 bit
  Hukum Archimedes