Artikel terkait : Hubungan Pengertian Verifikasi dan Validasi Dalam Pemodelan Komputer
Validasi dan verifikasi yakni dua istilah yng Suka dipakai dalam suatu penelitian. Banyak yng menilai bergotong-royong pemahaman verifikasi dan validasi itu percis padahal keduanya mempunyai pengertian ataupun makna yng berlainan walaupun saling bekerjasama. Verifikasi dan validasi memanglah memiliki korelasi yng Amat dekat, dimana kedua ungkapan ini dipakai bagi atau bisa juga dikatakan untuk menggambarkan bahu-membahu sebuah rancangan yng dipakai dalam observasi telah sesuai yang dengannya cita-cita peneliti dan hasil nya sesuai yang dengannya kriteria yng sudah ditetapkan oleh peneliti ataupun pembuat rancangan simulasi.